Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 [ 186 ] 187 188 189

в о d о R. et al., Schaltungsanordnung zum serienmafiigen Vergle-ich zweier Informationsworte, пат. ФРГ, кл. 42i:n, 14 (G06f), № 1179028.

BooherR. К., Division apparatus, пат. США, кл. 235-167, № 3222505.

BooherR. К., Multiplication apparatus, пат. США, кл. 235--167, № 3237000.

BooherR. К-, Carry assimilating system, пат. США, кл. 235-175, № 3249747.

Borne J., Ribes M., Perfectionnements aux machines arithmetiques calculant des racines carrees, фр. пат., кл. G06f, № 1387911.

В г с i с I., laquo;Ideally fast raquo; decimal counters with bistables, laquo;ШЕЕ Trans. Electron. Comput. raquo;, 1965, 14, № 5, стр. 733-737.

В r e 11 M., S с h i f f A., Overflow indicator пат. США. кл. 235-153, № 3016193.

В го се Т. С, Universal radix adder., пат. США, кл. 235-169, № 3159740.

BrownN., Improvements relating to paraller digital adders, англ. пат., кл. G4 A (G06f), № 1040241.

BrownT. G., Jr , Self checking digital computer system, пат. США, кл. 340-146, I, № 3098994.

В u e 1 о w Р. К., Н i 1 s e n г a t h М., Full adder, пат. США, кл. 235-172, № 3248529.

С a г о 1 1 W. N. et al.. Transfer circuit for controlling data transfer from adder to accumulator, пат. США, кл. 307-885, № 3152262.

С a г г о 1 W. N., Pulse train sensing circuitry, пат. США, кл. 235-164, № 3157780.

Carrol W. N.. T i 1 t о n С. J., Asynchronous division apparatus, пат. США, кл. 235-164, № 3064896.

ChaoS. С, High speed encoding with resistor-transistor logic circuits, laquo;Electronics raquo;, 1962, 35, N 6, стр. 48-51.

С h i a p u z i о A., Jr., Digital comparator, пат. США, кл. 235-177, № 3137789.

С i f a г i e 1 1 о M., F e r r a r i D., Un circuito per la determi-nazione rapida dellordine di grandezza di un numero binario laquo;Alta frequenza raquo;, 1967, 36, N 6, стр. 565-568.

С 1 a r к G. A., L a n g C. A., A new counting method for performing digital arithmetic, sElectron. Eng raquo;, 1963, 35, N 428, стр. 670-675, 703, 710.

С о a t e s С. L., L e w i s P. M., II. Bistable device employing threshold gate circuits, пат. США, кл. 307-88. 5, № 3275849.

С о с h г a n L. L. et al., Fast multiply system, пат. США, кл. 235-164, № 3192366.

Cochrane Н. W., Binary matrix multiplier utilizing coincident inputs and sequential readout, пат. США, кл. 235-164, № 3104317.

Cochrane Н. W., Core matrix coded decimal parallel adder utilizing propagated carries, пат. США, кл. 235-175, № 3166669.

Computer arithmetic - 1 (Sympos. Summary), laquo;Proc. IFIP CADngr., New York City, 1965, vol. 2 raquo;, Washington, D. C, Spartan Books, 1966, стр. 440-446.

ConnetJ., Improvements relating to digital computers англ. пат., кл. 106 (1), № 909441.

С о n r о у E. D., Data timed mutiplication system, пат. США, кл. 235-164, № 3242304. .

Cooke-Ya г borough E. Н., Serial adder for bits occuiing in reverse time sequence, laquo;lnst. Elec. Ingrs-Electronic Letters* 1967 3, N 2, стр. 77-78.

Coop per R. A., Parallel adder, пат. США, кл. 235-175. № 3031140.

С г о m 1 e i g h R. G., Serial binary adder, пат. США, кл. 235-176, № 3264458.

С го у J. е.. Electronic multiplier for а variable field length computer, пат. США, кл. 235-160, № 3161764.

D a d d a L., Some schemes for parallel multipliers, laquo;Alta frequen-za raquo;, 1965, 34, N 5, стр. 349-356.

D a 1 у W. G., KruyJ. F., A high speed arithmetic unit using tunnel diodes, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1963, 12, N 5, стр. 503-511.

D a V i s С. M., D e V e e r J. A., Divider utilising multiples of a divisor, пат. США, кл. 235-156, № 3234366.

D a V i s R. A., A checking arithmetic unit, laquo;AFIPS Conf. Proc. vol. 27, Part. 1 raquo;, Washigton D. C, Spartan Books, 1965, стр. 705-713.

DeerfieldA. J., Fast multiply apparatus, пат. США, кл. 2.35-164. № 3159739.

D e R eg t M. P., Negative radix arithmetic. Part 1. Introduction to negative radix number systems, laquo;Comput. Design*, 1967, 6, N 5, стр. 52-55, 57, 60, 62, 63.

Dickinson A. H., Electronic multipliers, пат. США, кл. 235-160, № 3015442.

Digital integrated micro circuits, their characteristic, prices and sources, laquo;Electronic Products raquo;, 1965, 7, N 8. стр. 87-103.

Dunv/ell S. W. etal.. Electronic calculator, пат. США, кл. 340-172. 5, № 3202969.

E a г n s h a w J. В., FenwickP. M., Design for a parallel binary adder. .(Electron. Eng raquo;, 1966. 38, N 466, стр. 794-796, 831, 838.

Electronic multiplier hints use of modular arithmetic in computers Electronic Desing raquo;, 1963, v 11, N 19, стр. 12.

E 1 m о r e W. В., M i n к о wr M., Arithmetic device, пат. США, кл. 235-92, № 2995298.

Emmons D. L., High speed comparator, пат. США, кл. 340-146. 2, № 3237159.

E г i с к s о n G. J., Segmented arithmetic device, пат. США, кл. 235-164, № 3234370.

Flo res J., The logic of computer arithmetic, London, Prentice-Hall, Int., 1963. , ,

Ferrari D., A. division method using a parallel multiplier, filEEETrans. Electron. Comput. raquo;. 1967, 16, N 2, стр. 224-226. , Fe rr i s A. L., Full adder, пат. США, кл. 235- 76, № 2998918.

Fialkowski К., Pseudosystematyczne zapisy dwojkowe, laquo;Arch. electrotechn. raquo;, 1965, 14, N 3, стр. 617-626.

F i s с h 1 e r M. A., P о e E. A., Threshold realization of arithmetic circuits, laquo;IRE Tran. Electronic Comput. raquo;, 1962, H, N 2, стр. 287-288.

F 1 у n n M. J., L о w P. R., The IBM System 360 Model 91. Some remarks on system development, laquo;IBM J. Res. and Developm raquo;, 1967, 11, N 1, стр. 2-7.

G о 1 d b e r g J., Antiparallel control logic, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1965,14, N 3, стр. 383-393.

Gottschalk H., Electronische Bausteinsysteme der Digital-technik, Berlin, Technik, 1965, стр. 68.

Gregory R. Т., On the design of the arithmetic unit of a fixed-word-length computer from the standpoint of computational accuracy, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1966, 15 N 2, стр. 255-257.

Grondbeginselen van het elekronisch tellen en de daarvoor benodig-de schakelingen. Vooral voor gecompliceerde apparaten verdienen synchrone tellers de voorkeur, laquo;Electronica raquo;, 1967, 20, N 490, стр. 438-443.

Hamming R. W., M a m m e 1 W. L., A note on the location of the binary point in a computing machine, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1965, 14, N 2, стр. 260-261.

H a n d 1 e r W., Rechenwerk einer digitalen Rechenmaschine, пат. ФРГ, кл. 42m, 24 (G06f), № 1157009.

HarndenG. W., Estimating number of integrated circuits for systems, laquo;Electronic Products*, 1964, 7, N 7, стр. 30, 69.

H a у d e n L. е.. Tunnel diode majority logic serial binary adder/ substractor, пат. США, кл. 235-172, № 3260841.

Н e i j n Н. J., Binary parallel adder utilising sequential and simultaneous carry-generation, пат. США, кл. 235-175, № 3105897.

Н e 1 b i g W., W о 1 d r i с h R. J., High speed binary adder-substractor with carry ripple, пат. США, кл. 235-175, № 3198939.

Hendrickson Н. С, Fast high-accuracy binary parallel addition, laquo;IRE Trans, on Electron. Comput. raquo;, 1960, vol EC-9, N 4, стр. 465-469.

H e n 1 e R. A., H i 1 1 L. L., Integrated computer circuits past, present and future, laquo;1ЕЕЕ Proc. raquo;, 1966, 54, N 12, стр. 1849-1860.

Hertz T. M., YoungF. H., Binary square root mechanisation, пат. США, кл. 235-158, № 3049296.

Н e у w о о d J. е., Arithmetic circuitry, пат. США, кл. 235-170, № 3112396.

Н о b е г g G. G. et al.. Electronic adder using two decode counters alternately, пат. США, кл. 235-176, № 3161765.

Н о m a n М. е., 4-Megacycle 24-bit checked binary adder, laquo;А1ЕЕ Trans. raquo;, laquo;Communication and Electronic*, 1961, 80, part 1, N 56, стр. 443-450.

H о t z G., Zweistufiges Rechenwerk, пат. ФРГ, кл. 42m, 14 (G06f), № 1184125.

Howe W. H., High speed logic circuit considerations, laquo;AFIPS Conf. Proc, 27, Part I raquo;, Washington, D. C, Spartan Books, 1965, p. 05-510.