Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 [ 188 ] 189

Р а г к е г в. D., Improvements in or relating to digital registers, англ. пат., кл. G4 С (G06f), № 981296.

Р а г t о n К- С, The digital computer, Oxford-London; Pergamon Press, 1966.

PaulG. T. et aL, High-speed multiplier, пат. США, кл. 235-164, № 3115574.

P a u I G. Т., D i г a с J. F., A m d a h 1 G.M., Large scale shifter, пат. США, кл. 340-172. 5, № 3274556.

P i 1 a t о M., Logique a trois etats stables, laquo;Electronique raquo;, 1966, N 57, стр. 3-8.

P 1 a t z e r G. е., Using transistors circuits to multiply and divide, laquo;EIectronics raquo;, 1966, 39, N 7, стр. 109-115.

PodegsA., Strukture of systems 360-4. Channel design considerations, laquo;IBM Systems J. raquo;, 1964, 3, № 2, стр. 165-180.

PomereneJ.H., Cocke J., Asynchronous adder-substractor system, пат. США, кл. 235-153, № 3051387.

Pomerene J. H., Asynchronous add-substract system, пат. США, кл. 235-153, № 3058656.

PotockiA., Dispositif et precede pour effectiier des operations arithmetiaues, фр. пат., кл. G06d, Ns 80453.

Pugmire J. M., Improvements in adders, англ. пат., кл. G4A (G06f), № 1038770.

Q u a st se J. Т., К e i r R., A paraller accumulator a general-purpose computer, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1967, 16, №2, стр. 165-171.

Reach R. W., Jr.; Ka n n W. N., Data processing apparatus, пат. США, кл. 235-175, № 3003695.

Reijns G. L., High-speed binary parallel adder, laquo;Tijdschr. Ne-derl. radiogen. raquo;, 1962, 27, № 1, стр. 1-15.

R ice R., Photologic arithmetic circuits, пат. США, кл. 235-176, № 3138704.

R i с h a г d s R. K-, Electronic digital systems. New York-London-Sydney, John Wiley and sons, inc., 1966.

R i с h a r d s о n A., FossR. C, New binary counter circuit, laquo;Electron. Letters)), 1965, 1, № 10, стр. 273.

R i 1 e у W. В., Illiac 4, worlds fastest computer, wont be slowed by criticism, laquo;Electronics raquo;, 1967, 40, N 10, стр. 141-144.

RiordanR. H. S., MortonR.R. A., The use of analog techniques in binary arithmetic units, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1965, 14, N 1, стр. 29-35.

Roth H.H., Linear binary shift register circuits utilising minimum number of Mod-2 adders, laquo;1ЕЕЕ Transactions on Information Theory raquo;, 1965, 11, N 2, стр. 215-220.

R о t h R. I., F I e i s h e r H., Mixed code calculator, пат. США, кл. 235-175, № 3191014.

R о t h R. I., F 1 e i s h e r H., Square root device employing converging approximation, пат. США, 235-164, № 3234369.

R о t h R. I., F I e i s h e r H., Photoconductive combinational multiplier, пат. США, кл. 235-164, № 3163749.

RozierC. P., Decimal-to-binary conversion using octal radix arithmetic, laquo;IRE Trans. Electron. Comput. raquo;, 1962,11, N5, стр. 708-709.

R usso R. L., Synthesis of error-tolerant counters using minimum distance three state assignements, laquo;1еее Trans. Electron Comout raquo;

1965, 14, N 3, стр. 359-366. laquo;-omput. raquo;, Santos J.. Arango H., Base, 3 vs base 2 synchronous

arithmetic units, laquo;1еее Trans. Electron. Comput. raquo;, 1964 13 Ы F, гтп 608-609. p-

S a s a к i A., Addition and substraction in residue number systems, laquo;1еее Trans. Electron. Comput. raquo;, 1967, vol. EC-16 N 2 гтп 157-164.

S с a n 1 о n J. M., T о r n g H. C, The design of binary adders with a flexible criterion function, laquo;1еее Internal. Convent. Rec raquo; 1966 14, N 3, стр. 44-60.

S с h a e f e r D. H., Full binary adder, пат. США, кл. 235-176 № 3196261.

S с h m i t t E. I., S m i t h J. G., Digital computing systems пат. США, кл. 235-176, № 3023963.

S с h m i 11 W. P., Parallel adder with fast carry network, пат США, кл. 235-175, № 3192369.

SchmooklerM. S., Microelectronics opens the gate to faster digital computers, laquo;Electron. Designs, 1966, 14, N 16, стр. 52-57.

Schmookler M. S., Perform binary division fast, laquo;Electron Design raquo;, 1966, 14, N 17, стр. 61-65.

SchonhageA., Multiplikation groBer zahlen, laquo;Computing raquo;,.

1966, I, N 3, стр. 182-196.

SchCtze D., S с h ij t z e L., Elektronische fZaahlvorricht-ung mit Vor-Ruckwartszahlung, пат. ГДР, кл. 21 ai, 36/22 (НОЗк), № 45108.

S с о 1 1 a г I., А reversible decade counter with simmetrical 1-2-4-2 coding, laquo;Electron. Eng raquo;. 1965, 37, N 449, стр. 468-470, 493, 500.

S e e d s R. В. et al.. Integrated complementary transistor nanosecond logic, laquo;1еее Proc. raquo;, 1964, 52, N 12, стр. 1584-1590.

Sierra H. M., Division system, пат. США, кл. 235-160, №3028086.

Sierra Н. М., Multiplier system, пат. США, кл. 235-160, №3033455.

S i е г г а Н. М., Matrix arithmetic system with input and output error checking circuits, пат. США, кл. 235-153, JV 3063636.

Sil verb erg М., Logic circuits, пат. США, кл. 307-88.5, № 3274398.

S i m s J. С, Jr., High speed asynchronous computer, пат. США, кл. 307-88, № 3290511.

S к 1 a г S., Ma с D о n a 1 d R., High speed binary to decimal conversion, laquo;EDN Electron. Engrs Design Mag. raquo;, 1967, 12, N 5, стр. 54-57.

SladeA. е., В u с к D. A., Cryotron translators, пат. США, кл. 235-164, №o 3019978.

Snyder Y. В., Digital counter configurations, laquo;Data Syst. Eng raquo;, 1963, 18, N 10, 16-18.

SquireJ. S., An 11-cryotron full adder, laquo;IRE Trans. Electron. Conput. raquo;, 1962, 11, № 5, стр. 710-711.

S t а f f о г d R. А., Apparatus for performing tiigh speed division, пат. США, кл. 235-164, № 3023961.

Stein М. L., Divide-and-Correct Methods for Multiple Procession Division, laquo;Comm. of the АСМ raquo;, 1964, 7, N 8, стр. 472- 478.

S t e v e n s W. I., Structure of system 360-2 System Implementations, laquo;IBM System J. raquo;, 1964, 3, N 2, стр. 136-143.

Stewart J. R., High speed binary divider, пат. США, кл. 235-164, № 3192365.

Stone Н. S., One-pass compilation of arithmetic expressions for a parallel processor, laquo;Communs АСМ raquo;, 1967,10, N 4, стр. 220-223.

SvobodaA., ValachM., Arithmeticky obvod operacni jednotsky, чехосл. пат., кл. 42m, 14. № 99069.

S w e e п у D. W., Divider device for skipping a string of zeros or radix-minusone digits, пат. США, кл. 235-164, № 3145296.

Т a n a к a R. I., Some options in the design of a residue arithmetic computer, laquo;Proc. Nat. Electron. Conf., Chicago, 111., 1963 raquo;, Chicago, 111., 1963, стр. 123-130.

T h о r n t о n J. е.. Parallel Operation in Control Data 6600, laquo;AFIPS-Joint Сотр. Conf.- Proc. raquo;, 23, part 2, 1964. стр. 33-40.

T i 1 t о n С. J., Asynchronous multiplier, пат. США, кл. 235-165, № 3085747.

TomasuloR. М, An efficient algorithm for exploiting multiple arithmetic units, laquo;IBM J. Res. and Developms, 1967, 11, N 1, стр. 25-33.

UdagawaK., GotoM., Generalized minimal representation of binary numbers and its application to nonrestoring binary division, laquo;Electronics and Communications in Japan*, 1965, 48, N 5, стр. 79-89.

Ито Киитиро, Способ сложения и вычитания, яп. пат., кл. 114 А 513, № 21268.

V о 1 t i п I. V., Floating point arithmetic circuit, пат. США, кл. 235-164, № 3193669.

W а g n е г E. G., High speed binary counter, пат. США, кл. 340-174, № 3177474.

W a к u 1 i с z A., Podstawy arytmetyczne kodow liczbowych, добавление к книге К a г с e w М., Arytmometry elektronicznych maszyn cyfrowych, Warszawa, 1961.

Walker J. A., Simplify NAND-circuits cynthesis, laquo;Electron Design raquo;, 1966, 14, N 6, стр. 203-209.

W a 1 к e r M., The neglected EXCIUSIVE OR laquo;EDN Electron. Engrs Design. Mag. raquo;, 1967, 12, N 6, стр. 78-81.

W a 1 I a с e С. S., A suggestion for a fast multiplier, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1964, 13, N 1, стр. 14-17.

W a r 1 i t z G., Uber eine Schaltungsalgebra fiir NOR and NAND, laquo;Electron. Datenverarb.*, 1967, 9, N 2, стр. 65-73.

Webb J. A., High speed binary adder and/or substractor circuit, пат. США, кл. 235-175, № 3170063.

WebbJ.A., A high-speed digital computation technique, laquo;Elec-tron. Design raquo;, 1964, 12, N 14, стр. 30-33-