Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 [ 48 ] 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

построений состоит в том, что на их входах используются только прямые значения независимых переменных ф, с и ё), но не их инверсии. На рисунке показана возможность использования наряду с выходным сигналом переноса Е также его инверсии Е. Однако в этом - по крайней мере принципиально - нет необходимости.

I 1

\ши\

и/ли!

Рис. 2-8. Построение двоичного одноразрядного cymiaTopa вычислительной машины NAREC..

Если работа одного элемента на входы двух других возможна, то можно еще более сократить количество оборудования. Схема, для осуществления которой требуется всего 16 диодов и 1 инвертор, приведена на рис. 2-8. Это - построение одноразрядного сумматора, впервые примененное некогда в вычислительной машине NAREC. Как и в схемах рис. 2-7, на ее входах используются только прямые сигналы Ь, с W е, но не их инверсии.

Как показал М. Я. Вайнштейн, построить двоичный одноразрядный сумматор комбинационного типа, который содержал бы менее 16 диодов при 1 инверторе, невозможно. При этом использование на входах инверсий от входных переменных не помогло бы уменьшить количество диодов. Кроме схемы рис. 2-8, существует еще только одно

принципиально отличное построение, содержащее 16 дио- дов и 1 инвертор и не использующее инверсий входных переменных; оно приведено на рис. 2-9.

Доказательство этих утверждений, включающее некоторые элементы перебора, сравнительно сложно, и мы его здесь не воспроизводим*).

Несколько дополнительных вариантов построения двоичного одноразрядного сумматора, содержащих такое же количество оборудования, можно получить j*?! из схем рис. 2-8 и 2-9 pFj

путем применения принципа взаимности (см. 2.2.3), а также перестановками входных переменных, которые в указанные схемы входят несимметрично (см. например, рис. 2-15, а на стр. 164). Кроме того, можно найти несколько вариантов, требующих такого же количества оборудования, но использующих наряду с входными переменными их инверсии *).

С двумя инверторами количество диодов может быть еще меньше. На рис. 2-10 приведено построение, содержащее 14 диодов и два инвертора. Как и в предьщущих схемах, на входах используются только прямые сигналы 6, с и е, но не их инверсии.

По сравнению со схемами, рассмотренными выше, построение рис. 2-10 отличается одной характерной особенностью. Как видно из рисунка, двоичный одноразрядный

*) В а й н ште й н М. Я-, О схемах одноразрядного сумматора, ДАН ССГР, 1960, 135, № 5, стр. 1031-1034.

\wtu\

Рис. 2-9. Второй из возможных вариантов построения одноразрядного сумматора, содержащего 16 диодов и 1 инвертор и не использующего инверсий входных переменных (вариант М. Я. Вайнштейна).

сумматор состоит здесь из двух совершенно одинаковых частей и дополнительно одного элемента laquo;или raquo;. На чертеже эти две части обведены пунктирными линиями. Первая из них (слева) производит суммирование двух цифр --------- ,---------- I

\или\

\или

Рис. 2-10. Двоичный одноразрядный сумматор, построенный из двух полусумматоров.

слагаемых (6 и с) без учета переноса в данный разряд. При этом вырабатывается промежуточный сигнал переноса (ej) и промежуточная цифра суммы (Р). Перенос в следующий разряд при суммировании двух двоичных цифр может возникнуть только при условии, что обе эти цифры единицы:

61 = Ъс;

сумма двух двоичных цифр равна единице, если какая-нибудь одна из этих цифр есть единица (но не обе одновременно):

Р = (г; + с) \. Устройство, которое производит суммирование двух двоичных цифр и вырабатывает по указанному правилу цифру суммы и перенос в следующий разряд, называется полусумматором.